你的位置:熟妇高潮喷沈阳45熟妇高潮喷 > 有人有片资源吗免费的视频 >

Cadence刘淼:专为超大范畴计算/5G等应用瞎想, Integrity 3D

Cadence刘淼:专为超大范畴计算/5G等应用瞎想, Integrity 3D

  【51CTO.com原创稿件】芯片堆叠时刻推动着摩尔定律持续往前走,Integrity 3D-IC平台则提供惟一无二的系统盘算推算功能,集成电热和静态时序分析(STA),以及物理考证进程,助力终了速率更快、质料更高的3D瞎想拘谨,赢得更高的坐褥效果。

  在以前的半个世纪中,在摩尔定律的驱动之下,半导体芯片赶快发展,计算力一直保持着大跨度的发展。相关词,跟着硅芯片已迫临物理和经济老本上的极限,摩尔定律开动放缓了,半导体工艺升级带来的计算性能的进步不成再像以前那么快了,每一代制程工艺的研发和纯属需要的时期将越来越长。

  为了进步芯片性能,半导体行业一方面正在接续鼓动制程演进,另一方面则在不竭探索、发展2.5D/3D堆叠、Chiplet(芯粒)等先进封装时刻。近日,Cadence认真托付全新Cadence Integrity 3D-IC平台,这是业界首款齐全的高容量3D-IC平台,将设政接头、物理终了和系统分析颐养集成于单个不断界面中。

Cadence公司数字与签核奇迹部居品工程资深群总监刘淼

  Cadence公司数字与签核奇迹部居品工程资深群总监刘淼在摄取记者采访时示意,芯片堆叠时刻推动着摩尔定律持续往前走,Integrity 3D-IC平台则提供惟一无二的系统盘算推算功能,集成电热和静态时序分析(STA),以及物理考证进程,助力终了速率更快、质料更高的3D瞎想拘谨,赢得更高的坐褥效果。

  后摩尔时间,堆叠时刻成为芯片发展趋势

  这次媒体疏通会上,刘淼领先共享了总共芯片行业的发展近况与异日趋势。刘淼示意,芯片瞎想主要有四个档次:器件层、标准单元库+片上内存SRAM、Block层和系统层。要让摩尔定律延续下去,就要从两个不同的维度开赴,一是More Moore,即深度摩尔,即在介质和工艺上进行深度研发。

  刘淼强调,仅从这一维度开赴,显然无法撑持摩尔定律走下去,因为看不到老本的权臣裁汰。因此,必须从More than Moore,即系统角度开赴,专揽堆叠时刻,进步单元面积上的密度才调够让摩尔定律延续下来。

  据了解,Cadence在多个小芯片(Multi-Chiplet)封装领域也曾培育了20多年,从1980年开动做系统级封装,到2004年推出RF模块,再到2010年开动研发2.5D时刻,也曾具备尽头纯属的时刻。

  刘淼示意,自2012年推出镶嵌式键桥时刻之后,Cadence不仅维持 FOWLP和Bumpless 3D集成,还提供先进Co-package,如能够把光和硅堆叠起来。这次认真托付的Integrity 3D-IC平台,能够让SoC(片上系统)瞎想和封装团队协同对系统进行优化,有人有片资源吗免费的视频还将设政接头、物理终了和系统分析功能集成在单个不断界面中,简化了多种EDA器用的使用。

  Cadence Integrity 3D-IC平台:颐养的不断界面和数据库,终了物理考证、电源、热仿真全进程不断

  Cadence这次托付的Integrity 3D-IC平台,终明晰Cadence瞎想进程每个顺次的器用整合,造成了数据无缝对接,里面器用系统闭环,松开了芯片瞎想厂商的使用难度和老本。

  刘淼示意,Cadence的Integrity 3D-IC平台是其宽泛3D-IC搞定决策的构成,同期集成了系统、考证及IP功能。据先容,该平台维持Palladium Z2和Protium X2进行全系统功耗分析;基于小芯片的PHY IP互联;Virtuoso瞎想环境和Allegro封装时刻的协同瞎想;集成化的IC签核索乞降STA。通过Integrity 3D-IC平台,Cadence将我方的Virtuoso瞎想环境和Allegro封装时刻终明晰数据库的颐养,买通了里面器用互通瓶颈。

  Integrity 3D-IC平台还集成了Sigrity仿真时刻、Clarity 3D Transient Solver电磁场求解器及Celsius Thermal Solver热求解器,不仅能够进行系统级邻接的3D盘算推算,还不错展现齐全的系统级视图和Chiplet到PCB板的映射。

  刘淼告诉记者,在Cadence Integrity 3D-IC平台名堂上,中国团队作出了非常的孝敬。据先容,在该名堂中,中国研发团队坑诰了Native 3D Partitioning(同构和异构裸片堆叠)决策,能够灵验地进步3D堆叠下的PPA。该时刻也体现了Cadence中国团队招引15年来积聚的时刻实力。

  除此以外,Integrity 3D-IC平台还维持3D静态时序分析Tempus决策。比拟2D封装,3D-IC会权臣地进步Corners数目,加大厂商考证难度和老本。Tempus的快速、自动裸片分析时刻(RAID)不错将这一进程压缩至1/10。其3D exploration进程不错通过用户输入信息将2D瞎想网表平直生成多个3D堆叠场景,自动采用最优化的3D堆叠设立。另外,在系统级分析和签核进程上,Integrity 3D-IC平台能够进行时序分析、物理考证、电源和热仿真不断等进程。

  刘淼示意,Integrity 3D-IC平台是EDA行业发展的一大趋势,异日3D瞎想器用和人工智能瞎想器用能够也将进一步整合,裁汰芯片瞎想老本。

  为不同应用场景提供更高的坐褥效果

  Integrity 3D-IC平台适用于不同应用场景的芯片片,其面向超大范畴计算、消费电子、5G通讯、移动和汽车应用,相较于传统单一脱节的Die-by-Die瞎想终了花样,芯片瞎想工程师不错专揽Integrity 3D-IC平台赢得更高的坐褥效果。

  刘淼示意,固然不同的应用有着不同的诉求,但存算一体化细目亦然一个主要的趋势,将会在异日的好多场景中得到应用。他示意,现在好多AI公司正在研发存算一体化的芯片,其最大意见是让功耗不要消费在传输当中,因此把存储和运算放在总共,不但能够提高效果,还能裁汰功耗,这就需要Integrity 3D-IC平台进行维持。此外,在通讯领域, HBM能够提供富饶的带宽,这亦然HBM采用2.5D的根柢原因。

 

  据先容,现在包括中兴通讯 lightelligence等,都也曾是Cadence的客户。“只有是在往2.5D标的走的企业,包括CPU、GPU公司,都是Cadence的客户。”刘淼如是说。

【51CTO原创稿件,协作站点转载请注明原文作家和出处为51CTO.com】